# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

El ctrical assembly	
Patent Number:	DE4326104
Publication date:	1995-02-09
Inventor(s):	CZAYA CLAUS-PETER (DE); DOBERS MICHAEL DR (DE); LAMPING FRANK (DE); HAUSCHILD FRANK-DIETER (DE)
Applicant(s):	BLAUPUNKT WERKE GMBH (DE)
Requested Patent:	<u>DE4326104</u>
Application Number:	DE19934326104 19930804
Priority Number (s):	DE19934326104 19930804
IPC Classification:	H05K1/14; H05K3/34; H05K3/46; H05K3/36; H05K7/14
EC Classification:	H05K7/02B, H05K1/14B, H05K1/14D
Equivalents:	
Abstract	
In the case of an electrical assembly, a plurality of printed circuit boards, which are preferably provided with conductor tracks on both sides, run parallel and are connected to one another with the aid of solder points.	
Data supplied from the <b>esp@cenet</b> database - I2	



(6) Int. Cl.6:

## ® BUNDESREPUBLIK DEUTSCHLAND

## <sup>®</sup> Off nl gungsschrift <sup>®</sup> DE 43 26 104 A 1

H 05 K 1/14
H 05 K 3/34
H 05 K 3/46
H 05 K 3/36
// H05K 7/14



DEUTSCHES PATENTAMT 2) Aktenzeichen:2) Anmeldetag:

Offenlegungstag:

P 43 26 104.3 4. 8. 93 9. 2. 95

71) Anmelder:

Blaupunkt-Werke GmbH, 31139 Hildesheim, DE

(74) Vertreter:

Eilers, N., Dipl.-Phys., Pat.-Anw., 31137 Hildesheim

② Erfinder:

Czaya, Claus-Peter, 31141 Hildesheim, DE; Dobers, Michael, Dr., 31134 Hildesheim, DE; Hauschild, Frank-Dieter, 31134 Hildesheim, DE; Lamping, Frank, 31199 Diekholzen, DE

(54) Elektrische Baugruppe

Bei einer elektrischen Baugruppe verlaufen mehrere, vorzugsweise auf beiden Seiten mit Leiterbahnen versehene, Leiterplatten parallel und sind mit Hilfe von Lötpunkten miteinander verbunden.

#### Beschreibung

Die Erfindung geht aus von einer elektrischen Baugruppe nach der Gattung des Hauptanspruchs.

Zur Realisierung von elektrischen Schaltungen werden elektrische Bauelemente auf Leiterplatten angeordnet, die an mindestens einer Oberfläche Leiterbahnen tragen. Bei komplizierten Schaltungen mit vielen Leiterbahnen und vielen Leiterbahnkreuzungen kann es notwendig werden, Vielschicht-Leiterplatten (multi layer 10 boards) zu verwenden. Diese werden durch Laminieren von entsprechend vielen Kupferlagen mit isolierenden Zwischenlagen hergestellt. Dabei ist eine Strukturierung der inneren Lagen vor dem Laminiervorgang erforderlich. Über das aufwendige Laminieren hinaus ha- 15 ben die bekannten Vielschicht-Leiterplatten den Nachteil, daß Durchkontaktierungen nur durch aufwendige Verfahren hergestellt werden können. Dieses gilt insbesondere für Durchkontaktierungen, die nicht alle Leiterbahnenschichten erfassen. Außerdem sind teure Werk- 20 stoffe zur Herstellung der bekannten Vielschicht-Leiterplatten erforderlich.

Es sind ferner als Modul ausgeführte Baugruppen bekannt, die zur Montage auf einer größeren Leiterplatte ausgebildet sind und ihrerseits eine oder mehrere Lei- 25 terplatten enthalten.

Aufgabe der vorliegenden Erfindung ist es, beide vorgenannten Baugruppen zu verbessern. Insbesondere soll je nach Anwendungsfall im einzelnen eine hohe Bauelemente-Dichte und/oder eine Vielzahl von sich 30 kreuzenden Leitern möglich sein, ohne die Nachteile der bekannten Vielschicht-Leiterplatten.

Die erfindungsgemäße elektrische Baugruppe ist dadurch gekennzeichnet, daß mehrere, vorzugsweise auf beiden Seiten mit Leiterbahnen versehene, Leiterplat- 35 ten parallel verlaufen und mit Hilfe von Lötpunkten miteinander verbunden sind.

Diese Lötpunkte können durch die Lötung eines Ball Grid Arrays (auch "Solder Grid Array" genannt) auf eine Unterlage entstehen.

Zur Erzeugung der einzelnen Lötpunkte sind benetzungsfähige Bereiche auf den aneinander zugewandten Seiten der zu verbindenden Leiterplatten erforderlich. Auf der einen Leiterplatte wird ein Ball Grid Array dadurch erzeugt, daß in geeigneter Weise Lotkugeln auf 45 den Leiterbahn-Pads aufgebracht werden: Eine mögliche Methode hierfür ist in der Patentanmeldung P 43 16 007.7 der Anmelderin beschrieben. Die gegenüberliegenden Flächen (Landeflächen) der anderen Leitel versehen, falls das jeweils verwendete Metall nicht ohnehin ein Fließen des Lotes bei dem anschließenden Reflow-Prozeß gestattet. Im anschließenden Reflow-Prozeß werden die Lotkugeln aufgeschmolzen und durch Benetzung der gegenüberliegenden Leiterbahn- 55 Pads werden Lötpunkte gebildet.

Die Form der entstehenden Lötpunkte hängt unter anderem von der Form der Leiterbahn-Pads ab. Der Abstand zwischen den Leiterplatten, also die Höhe der Lötpunkte, beträgt bei entsprechender Wahl der Para- 60 meter zum Beispiel 0,6 mm.

Diese und andere geeignete Verfahren zur Verbindung von Leiterplatten mittels Lötpunkten können zur Herstellung von erfindungsgemäßen Baugruppen verwendet werden.

Eine vorteilhafte Ausführungsform der Erfindung besteht darin, daß mindestens zwei Leiterplatten in einem durch die Lötpunkte bedingten Abstand aufeinanderliegen und daß die Leiterbahnen der aufeinanderliegenden Leiterplatten einschließlich von Durchkontaktierungen und elektrischen Verbindungen durch Lötpunkte eine Vielschicht-Leiterplatte bilden.

Eine solche erfindungsgemäße Baugruppe hat den Vorteil, daß die einfachsten Leiterplatten-Grundmaterialien, wie beispielsweise XPC, verwendet werden können. Außerdem sind Durchkontaktierungen in einfacher Weise herstellbar einschließlich solcher, die nicht alle Leiterplatten durchdringen, nämlich sogenannten "blind vias" und "buried vias".

Gegenüber Baugruppen mit den bekannten Vielschicht-Leiterplatten hat diese erfindungsgemäße Baugruppe den Vorteil, daß ein leichter Versatz der einzelnen Leiterbahnschichten unkritischer als in Standard-Multilayer-Platten ist, da der zum Verbinden verwendete Solder-Ball-Lötprozeß einen selbstjustierenden Effekt aufweist. Ferner kann bei dem erfindungsgemäßen Verfahren der Flächenanteil, der mehr als zwei Schichten Leiterbahnen benötigt, an den jeweiligen Bedarf angepaßt werden. Es ist nicht erforderlich, wie bei den bekannten Vielschicht-Leiterplatten stets die gesamte für eine Baugruppe benötigte Leiterplattenfläche mit der maximal benötigten Anzahl von Schichten zu versehen (partieller Multilayer), wodurch im Einzelfall Kosten erheblich gesenkt werden können.

Eine Weiterbildung dieser Ausführungsform der Erfindung besteht darin, daß auf einer der anderen Leiterplatte zugewandten Seite mindestens einer Leiterplatte Bauelemente angeordnet sind. Dadurch ist eine preiswerte Realisierbarkeit von sogenannten "vergrabenen" Bauelementen möglich, die zwischen den Leiterplatten angeordnet sind. Dieses ist häufig erforderlich, um beispielsweise für Abblockkondensatoren kurze Zuleitungen zu erhalten. Zu den Bauelementen zählen unter anderem Kondensatoren, verpackte und unverpackte Halbleiter und auch gedruckte Widerstände.

Eine andere Ausführungsform der Erfindung besteht darin, daß zwischen zwei Leiterplatten eine weitere Leiterplatte angeordnet ist, die eine Aussparung für auf einer angrenzenden Leiterplatte angeordnete Bauelemente aufweist. Hierdurch ist es möglich, Bauelemente, die nicht eine besonders geringe Höhe aufweisen, innerhalb der Baugruppe unterzubringen. Je nach Erfordernissen im einzelnen kann eine besonders kompakte Baugruppe dadurch erzielt werden, daß die Leiterplatten und die weiteren Leiterplatten abwechselnd übereinander angeordnet sind.

Diese Ausführungsform ermöglicht auch kompakte terplatte werden mit Lötpaste oder mit einem Flußmit- 50 Baugruppen mit einer großen Anzahl von möglichen Bauelementen, bezogen auf die von der Baugruppe eingenommene Fläche der Grundleiterplatte. Insbesondere können Module in einfacher Weise mit mehreren Bauelemente tragenden Etagen versehen werden, wobei sogar auf der Ober- und Unterseite der Leiterplatten Bauelemente angeordnet sein können.

> Bei der erfindungsgemäßen Baugruppe kann vorgesehen sein, daß die Leiterplatten und gegebenenfalls die weiteren Leiterplatten gleiche Außenabmessungen aufweisen oder daß die Abmessungen der Leiterplatten verschieden groß sind.

> Eine andere Weiterbildung der erfindungsgemäßen Baugruppe besteht darin, daß die die Leiterplatten verbindenden Lötpunkte in mehreren Reihen angeordnet sind, wobei die Lötpunkte von Reihe zu Reihe gegeneinander versetzt sind. Dadurch können die Lötpunkte wabenförmig ausgebildet werden. Somit kann eine dichtere Packung als in der Kreisform erreicht werden.

Ein vorteilhaftes Verfahren zur Herstellung einer erfindungsgemäßen Baugruppe besteht darin, daß auf den der jeweils anderen Leiterplatte zugewandten Seiten der Leiterplatten für die Lötpunkte vorgesehene mit Lot benetzbare metallische Bereiche h rgestellt werden, daß die metallischen Bereich auf beiden Seiten mit einer Lotpaste überdeckt werden, wobei die Lotpasten-Menge über den metallischen Bereich auf der einen Seite derart bemessen wird, daß sich diese beim anschlie-Benden Aufschmelzen der Lotpaste aufgrund der Ober- 10 flächenspannung des Lotes auf den metallischen Bereichen jeweils im wesentlichen kugelförmig zusammenzieht, daß auf die erstarrten Kugeln die mit Lotpaste bedruckten Bereiche der anderen Leiterplatte gelegt werden, wobei die Höhe des Lotpasten-Auftrages auf 15 den metallischen Bereichen der anderen Leiterplatte so bemessen ist, daß die gemeinsame Höhe der Kugel und des Lotpasten-Auftrags die Höhe der Bauelemente übersteigt und die sich bei erneuter Erwärmung bildenden Lötpunkte sich etwa tonnenförmig ausbilden.

Vorzugsweise ist bei diesem Verfahren vorgesehen, daß der Lotpasten-Auftrag der jeweils einer Kugel zugeordneten Bereiche der anderen Leiterplatte ringförmig ausgebildet ist. Dadurch haben die Kugeln mit dem Lotpasten-Auftrag auf der anderen Leiterplatte bei Be- 25 ginn des Reflow-Prozesses einen größeren Berührungs-

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in

Fig. 1 einen Querschnitt durch eine erfindungsgemäße Baugruppe vor dem Lötvorgang, welcher die beiden Leiterplatten miteinander verbindet,

Fig. 2 einen Querschnitt durch die gleiche erfindungs- 35 gemäße Baugruppe nach dem Lötvorgang,

Fig. 3 einen Ausschnitt aus einer erfindungsgemäßen Baugruppe,

Fig. 4 Ausschnitte aus weiteren erfindungsgemäßen Baugruppen und

Fig. 5 bis Fig. 11 weitere Ausführungsbeispiele, ebenfalls als Querschnitte dargestellt.

Bei dem in den Fig. 1 und 2 dargestellten Ausführungsbeispiel kommt es im wesentlichen darauf an, für eine im einzelnen nicht dargestellte Schaltung vier Ver- 45 bindungsebenen zu erhalten. Dazu sind zwei Leiterplatten 1, 2 jeweils auf beiden Seiten mit Leiterbahnen versehen, die in den Fig. 1 und 2 im einzelnen nicht dargestellt sind. Sowohl die mechanische als auch die elektrische Verbindung der beiden Leiterplatten erfolgt durch 50 eine Vielzahl von Lötpunkten, was an sich als "ball grid array" oder auch "solder grid array" bekannt ist.

Voraussetzung für die Erzeugung der einzelnen Lötpunkte 3 sind benetzungsfähige Bereiche auf den aneinander zugewandten Seiten der Leiterplatten 1, 2. Diese 55 können Teile von ohnehin vorhandenen Leiterbahnen und Durchkontaktierungen sein oder speziell für die Verbindung der Leiterplatten 1, 2 angeordnet sein. Das Verfahren zur Herstellung der in den Fig. 1 und 2 dargestellten Baugruppe umfaßt beispielsweise etwa folgende 60 Schritte:

- 1. Erzeugung von Lotkugeln 4 auf der Unterseite der Leiterplatte 2,
- 2. Aufbringung von Lotpasten-Punkten 5 auf die 65 Oberseite der Leiterplatte 1,
- 3. Positionierung der Leiterplatte 2 auf die Leiterplatte 1 derart, daß die Lotkugeln der Leiterplatte 2

jeweils auf ihrem zugehörigen Lotpasten-Punkt der Leiterplatte 1 liegen,

4. Reflow-Lötung.

Sind auf beiden Seiten der in Fig. 2 dargestellten doppelten Leiterplatte SMD-Bauelemente vorgesehen, so erfolgt die Fertigung der Baugruppe beispielsweise wie

1. Lotkugelerzeugung auf der Unterseite der Lei-

2. Lotpasten-Siebdruck auf die Oberseite der Leiterplatte 2,

3. Bestückung der SMD-Bauelemente in die Lotpaste auf der Oberseite der Leiterplatte 2,

4. Lotpasten-Siebdruck auf die Unterseite der Leiterplatte 1,

5. Bestückung der SMD-Bauelemente in die Lotpaste auf der Unterseite der Leiterplatte 1,

6. Reflow-Lötung der Leiterplatte 1,

7. Lotpasten-Siebdruck auf die Oberseite der Leiterplatte 1,

8. Positionierung der Leiterplatte 2 auf die Leiterplatte 1 derart, daß die Lotkugeln der Leiterplatte 2 jeweils auf ihrem zugehörigen Lotpasten-Punkt auf der Leiterplatte 1 liegen,

Reflow-Lötung.

Werden auf diese Weise zwei einfache (Zwei-Schichder nachfolgenden Beschreibung näher erläutert. Es 30 ten-)Leiterplatten verbunden, entsteht eine Vierschicht-Leiterplatte.

In Fig. 3 ist ein Ausschnitt aus einer derartigen Platte dargestellt, um verschiedene Formen von Durchkontaktierungen (Vias) zu erläutern. Zwischen einer Leiterbahn 11 auf der oberen Seite der Leiterplatte 2 und einer Leiterbahn 12 an der unteren Seite der Leiterplatte 2 befindet sich eine Durchkontaktierung 13, die mit einem an sich bekannten Verfahren hergestellt ist. Da diese Durchkontaktierung nicht durch die Gesamt-Leiterplatte hindurch geht, also nicht alle Schichten miteinander verbindet, wird eine derartige Durchkontaktierung auch "blind via" genannt. Eine ähnliche Durchkontaktierung 14 befindet sich zwischen den Leiterbahnen 15 und 16 auf der oberen bzw. unteren Seite der Leiterplatte 1. Eine sogenannte vergrabene Durchkontaktierung (buried via) wird durch einen Lötpunkt 17 erhalten. Die Erfindung kann in analoger Weise auf mehr Lagen ausgedehnt werden durch entsprechende Anordnung von mehr Leiterplatten.

Aus Gründen der Miniaturisierung oder auch um eine einwandfreie elektrische Funktion zu gewährleisten, ist es in vielen Anwendungen notwendig, alle oder auch bestimmte elektrische Bauelemente (components) auf kürzest möglichem Wege miteinander zu verbinden. Dieses trifft beispielsweise für einen Abblockkondensator in der Nähe eines integrierten Schaltkreises zu. In gewissen Fällen ist es daher nötig, derartige Kondensatoren auf innenliegenden Schichten anzuordnen. Bei den bekannten Vielschicht-Leiterplatten werden derartige "vergrabene" Bauelemente nur mit großem Aufwand realisiert.

Bei der erfindungsgemäßen Anordnung ist eine einfache Integration derartiger Bauelemente möglich. Besonders einfach ist eine Integration der Bauelementen zwischen die einzelnen Leiterplatten, wenn diese flacher als die zum Verbinden der Leiterplatten verwendeten Lötpunkte sind. Ein Beispiel dafür ist in Fig. 4a dargestellt, wobei die vergrabene Komponente 18 beispielsweise ein Kondensator sein kann.

Fig. 4b zeigt ebenfalls als Querschnitt ein Beispiel einer vergrabenen K mponente 19, die eine größere Bauhöhe aufweist als der durch die Lötpunkte bedingt Abstand zwischen zwei Leiterplatten. Deshalb ist bei dem in Fig. 4b darg stellten Beispiel eine weitere Leiterplatte 20 eingefügt, welche eine Aussparung 20' zur Aufnahme des Bauteils 19 aufweist.

Bei den folgenden Erläuterungen der Ausführungsbeispiele gemäß den Fig. 5 bis 11 werden Leiterplatten, die jeweils aus einer Leiterplatte und beidseitig aufgebrachten Leiterbahnen bestehen und Bauelemente tragen als Etagen bezeichnet. Zur Vergrößerung des Abstandes zwischen zwei Etagen sind ebenfalls Leiterplatten vorgesehen, die durch eine Aussparung im Innern rahmenförmig ausgebildet sind und somit im folgenden als Rahmenelemente bezeichnet werden.

Vor der Erläuterung der verschiedenen Ausführungsbeispiele wird der grundsätzliche Aufbau im folgenden beschrieben. Die erste (das heißt die unterste) Etage 21 20 (Fig. 5) basiert auf einem ein-etagigen Modul, das jedoch keine Kappe besitzt. Die auf der Oberseite der ersten Etage 21 befindlichen Bauelemente 26 lassen eine Randzone frei, auf der sich Landeflächen für Lotkugeln befinden, auf welche unmittelbar vor dem Lötprozeß 25 Lotpaste aufgedruckt wird. Das erste Rahmenelement 22 wird mit seinen Lotkugeln in die Lotpaste der ersten Etage positioniert. Beim späteren Lötvorgang verschmelzen Kugel und Lotpaste auf der Landefläche zu einem Lötpunkt, der kugel- bis tonnenförmig ist. Ein 30 Rahmenelement entspricht dem Aufbau einer Etage, besitzt jedoch selbst keine Bauelemente, sondern eine möglichst große Aussparung 25 im Innern. Die Größe der Aussparung wird nur begrenzt durch die Strukturen des Rahmenelementes. Im wesentlichen sind diese auf 35 der Oberseite die Landeflächen für die Lotkugeln der zweiten Etage 23, auf der Unterseite die Lotkugeln zur Verbindung mit der ersten Etage und Durchkontaktierungen 24.

Im gelöteten Rahmenelement sind mit einer Durchkontaktierung ein auf der Ober- und ein auf der Unterseite liegender Lötpunkt jeweils miteinander elektrisch
verbunden. Damit entsteht — sobald erforderlich — ein
stromführender Pfad von dem oberen zum unteren Lötpunkt. In die Aussparung 25 des Rahmenelementes 22
ragen die Bauelemente 26 hinein, die auf der ersten

Etage 21 angeordnet sind.

Auf die Landeflächen des noch nicht gelöteten Rahmenelementes 22 wird wiederum Lotpaste aufgetragen und die zweite Etage 23 mit ihren Lotkugeln in die mit 50 Lotpaste bedruckten Landeflächen positioniert. Sollen mehr als zwei Etagen realisiert werden, so werden entsprechend viele Rahmenelemente und Etagen abwechselnd aufeinander gestapelt und gelötet.

Befinden sich auf der Oberseite der obersten Etage 55 Bauelemente 27, so wird eine Kappe 28 aufgesetzt, um die Schaltung zu schützen und eine Möglichkeit zur automatischen Bestückung zu schaffen. Mittels weiterer Lötpunkte 30 ist die Baugruppe gemäß Fig. 5 mit einer Grundleiterplatte 31 verbunden.

Gegenüber dem Ausführungsbeispiel nach Fig. 5 ist das Ausführungsbeispiel nach Fig. 6 durch ein weiteres Rahmenelement 32 derart gestaltet, daß auf der Hauptleiterplatte 30 unterhalb der Baugruppe weitere Bauelemente 33 angeordnet werden können.

Bei den Ausführungsbeispielen nach den Fig. 5 und 6 wurde von einer Quaderform der Baugruppe ausgegangen. Im Rahmen der Erfindung sind jedoch auch andere

Formen möglich, beispielsweis eine Pyramidalform, bei der die nächsthöhere Etage eine kleinere Fläche einnimmt als die darunterliegende. Ausführungsbeispiele sind in den Fig. 7 und 8 dargestellt. Die nicht von einer höheren Etage beanspruchte Fläche der ersten Etage 35 kann zur Anordnung hoher Bauteile 36 verwendet werden. Bei dem Ausführungsbeispiel nach Fig. 8 ist zusätzlich noch ein weiteres Rahmenelement 37 vorgesehen, so daß die Hauptleiterplatte 30 unterhalb der Baugruppe Bauelemente 33 tragen kann.

Bei drei- und mehr-etagigen Aufbauten können die Quaderform und die Pyramidalform auch kombiniert werden, indem beispielsweise die beiden unteren Etagen gleiche Außenmessungen besitzen, während die dritte kleiner ist. So ist beispielsweise bei dem Ausführungsbeispiel nach Fig. 9 die zweite Etage nur zu einem Teil der Fläche von einer Kappe 38 überdeckt. Die freigewordene Fläche der zweiten Etage 23 wird für höhere Bauelemente 39 genutzt oder für Bauelemente mit einer Konvektionskühlung.

Fig. 10 zeigt eine erfindungsgemäße Baugruppe, bei welcher der Etagenaufbau ohne Rahmenelemente realisiert ist. Jeweils eine erste, eine zweite und dritte Etage 41, 42, 43 tragen Bauelemente 44. Die lichte Höhe zwischen den Etagen beträgt bei diesem Ausführungsbeispiel etwa 0,6 mm, so daß entsprechend flache Bauelemente erforderlich sind, beispielsweise integrierte Schaltungen in Flip-Chip-Montage und gedruckte Widerstände. Im Rahmen der Erfindung sind auch Mischformen mit Etagen ohne und mit Rahmenelementen möglich.

Eine Leiterplatte 45 bildet den Abschluß des in Fig. 10 dargestellten Bauelementes.

Bei den in den Fig. 5 bis 10 dargestellten Ausführungsbeispielen befinden sich die Bauelemente auf der Oberseite der einzelnen Leiterplatten. Dagegen stellt Fig. 11 ein Ausführungsbeispiel dar, bei welchem die Leiterplatte 46, welche die oberste Etage darstellt, auf der Unterseite mit Bauelementen 47 bestückt ist. Ein weiteres Rahmenelement 48 bewirkt einen ausreichenden Abstand zur Leiterplatte 23. Die übrigen Etagen und Rahmenelemente entsprechen denjenigen des in Fig. 6 dargestellten Ausführungsbeispiels. Da die Bauelemente 47 der obersten Etage auf der Unterseite der Leiterplatte 46 angeordnet sind, bildet die Leiterplatte 46 gleichzeitig einen Abschluß bzw. einen Deckel.

### Patentansprüche

1. Elektrische Baugruppe, dadurch gekennzeichnet, daß mehrere, vorzugsweise auf beiden Seiten mit Leiterbahnen versehene, Leiterplatten (1, 2; 21, 23; 41, 42, 43, 45) parallel verlaufen und mit Hilfe von Lötpunkten (3) miteinander verbunden sind.

2. Baugruppe nach Anspruch 1, dadurch gekennzeichnet, daß mindestens zwei Leiterplatten (1, 2) in einem durch die Lötpunkte (3) bedingten Abstand aufeinanderliegen und daß die Leiterbahnen (11, 12, 15, 16) der aufeinanderliegenden Leiterplatten (1, 2) einschließlich von Durchkontaktierungen (13, 14) und elektrischen Verbindungen durch Lötpunkte (17) eine Vielschicht-Leiterplatte bilden.

3. Baugruppe nach Anspruch 2, dadurch gekennzeichnet, daß auf einer von der anderen Leiterplatte abgewandten Seite mindestens einer Leiterplat-

te Bauelemente angeordnet sind.

4. Baugruppe nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß auf einer der anderen

Leiterplatte (2) zugewandten Seite mindestens einer Leiterplatte (1) Bauelemente (18) angeordnet sind.

5. Baugruppe nach einem der v rhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen zwei Leiterplatten (1, 2; 21, 23) eine weitere Leiterplatte (20; 22) angeordnet ist, die eine Aussparung (20'; 25) für auf einer angrenzenden Leiterplatte (1; 21) angeordnete Bauelemente (19; 26) aufweist.

6. Baugruppe nach Anspruch 5, dadurch gekennzeichnet, daß die Leiterplatten (21, 23) und die weiteren Leiterplatten (32, 22) abwechselnd übereinan-

der angeordnet sind.

7. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leiterplatten (21, 23) und gegebenenfalls die weiteren Leiterplatten (22) gleiche Außenabmessungen aufweisen

8. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abmessungen der Leiterplatten (23, 35) verschieden groß

9. Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die die Leiterplatten verbindenden Lötpunkte in mehreren 25 Reihen angeordnet sind, wobei die Lötpunkte von Reihe zu Reihe gegeneinander versetzt sind.

10. Verfahren zur Herstellung einer Baugruppe nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf den der jeweils an- 30 deren Leiterplatte zugewandten Seiten der Leiterplatten für die Lötpunkte vorgesehene mit Lot benetzbare metallische Bereiche hergestellt werden, daß die metallischen Bereiche auf beiden Seiten mit einer Lotpaste überdeckt werden, wobei die Lotpa- 35 sten-Menge über den metallischen Bereich auf der einen Seite derart bemessen wird, daß sich diese beim anschließenden Aufschmelzen der Lotpaste aufgrund der Oberflächenspannung des Lotes auf den metallischen Bereichen jeweils im wesentlichen 40 kugelförmig zusammenzieht, daß auf die erstarrten Kugeln die mit Lotpaste bedruckten Bereiche der anderen Leiterplatte gelegt werden, wobei die Höhe des Lotpasten-Auftrages auf den metallischen Bereichen der anderen Leiterplatte so bemessen 45 ist, daß die gemeinsame Höhe der Kugel und des Lotpasten-Auftrags die Höhe der Bauelemente übersteigt und die sich bei erneuter Erwärmung bildenden Lötpunkte sich etwa tonnenförmig aus-


11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Lotpasten-Auftrag der jeweils einer Kugel zugeordneten Bereiche der anderen Leiterplatte ringförmig ausgebildet ist.

Hierzu 3 Seite(n) Zeichnungen


55


60


Nummer: Int. Cl.<sup>6</sup>: **DE 43 26 104 A1 H 05 K 1/14**9. Februar 1995




Nummer: Int. Cl.<sup>6</sup>: Offenlegungstag: **DE 43 26 104 A1 H 05 K 1/14**9. Februar 1995









Nummer: Int. Cl.<sup>6</sup>: Offenl gungstag: **DE 43 26 104 A1 H 05 K 1/14**9. Februar 1995




Fig.9




Fig.10




Fig.11